晶圓代工龍頭臺(tái)積電制程推進(jìn)再下一城，除5納米已順利試產(chǎn)并計(jì)劃明年量產(chǎn)外，量產(chǎn)一年后將再推出效能及功耗表現(xiàn)更好的5+納米，直接拉大與競(jìng)爭(zhēng)對(duì)手的技術(shù)差距。

臺(tái)積電上半年遇到半導(dǎo)體生產(chǎn)鏈庫(kù)存調(diào)整，導(dǎo)致第一季營(yíng)運(yùn)表現(xiàn)不盡理想，但第二季以來(lái)7納米投片量明顯回升，等于為下半年?duì)I收大幅成長(zhǎng)打好基礎(chǔ)。

由于競(jìng)爭(zhēng)同業(yè)無(wú)法在7納米制程上提供足夠產(chǎn)能及更好的良率，臺(tái)積電幾乎拿下7納米市場(chǎng)全部晶圓代工訂單，而且今年還預(yù)計(jì)會(huì)有超過(guò)100款新芯片完成設(shè)計(jì)定案（tape-out）。

臺(tái)積電7+納米第二季進(jìn)入量產(chǎn)，并為華為海思生產(chǎn)研發(fā)代號(hào)為Pheonix的新款Kirin 985手機(jī)芯片。由于EUV是未來(lái)先進(jìn)制程微影技術(shù)主流，臺(tái)積電現(xiàn)階段EUV設(shè)備光源輸出功率280W，預(yù)計(jì)年底將提升至300W，明年再升至350W。光源輸出功率提升也帶動(dòng)設(shè)備稼動(dòng)時(shí)間比率（uptime），由去年的70％提高至今年的85％，明年應(yīng)可達(dá)到90％水平。

雖然7納米制程仍依循摩爾定律推進(jìn)，但臺(tái)積電已發(fā)現(xiàn)芯片尺寸上出現(xiàn)兩極化發(fā)展，應(yīng)用于行動(dòng)裝置的7納米芯片尺寸縮小至100平方公厘以下，而高效能運(yùn)算（HPC）的7納米芯片尺寸卻大于300平方公厘。臺(tái)積電也開(kāi)始針對(duì)大尺寸芯片追蹤芯片缺陷密度，這有助于加快走完5納米及更先進(jìn)制程學(xué)習(xí)曲線。

臺(tái)積電日前宣布將推出6納米制程，主要采用與7納米兼容的設(shè)計(jì)規(guī)則及硅智財(cái)模型，但會(huì)比7+納米多一層EUV光罩，芯片密度則會(huì)提升18％。6納米推出的時(shí)間較晚，明年第一季才開(kāi)始進(jìn)入風(fēng)險(xiǎn)試產(chǎn)，而且是在明年5納米量產(chǎn)之后才進(jìn)入量產(chǎn)，主要是讓還不想進(jìn)入5納米技術(shù)的客戶(hù)，可以提供低風(fēng)險(xiǎn)的設(shè)計(jì)微縮，并讓7納米芯片采用者有一個(gè)降低成本的選項(xiàng)。

臺(tái)積電針對(duì)5納米打造的Fab 18第一期已完成裝置并順利試產(chǎn)，預(yù)期明年第二季拉高產(chǎn)能并進(jìn)入量產(chǎn)。與7納米制程相較，5納米芯片密度增加80％，在同一運(yùn)算效能下可降低15％功耗，在同一功耗下可提升30％運(yùn)算效能。

臺(tái)積電在5納米導(dǎo)入極低臨界電壓（ELVT）晶體管設(shè)計(jì)，在ELVT運(yùn)算下仍可提升25％運(yùn)算效能。臺(tái)積電也將在5納米量產(chǎn)后一年推出5+納米，與5納米制程相較在同一功耗下可再提升7％運(yùn)算效能，或在同一運(yùn)算效能下可再降低15％功耗。5+納米將在2020年第一季開(kāi)始試產(chǎn)，2021年進(jìn)入量產(chǎn)。

臺(tái)積電的棋高一著

半導(dǎo)體制程持續(xù)微縮，但客戶(hù)也愈來(lái)愈少，業(yè)界甚至開(kāi)玩笑的說(shuō)，7納米的客戶(hù)只剩下7家，5納米的客戶(hù)大概只剩下5家。不過(guò)，先進(jìn)制程投資金額愈來(lái)愈高，光是買(mǎi)一套極紫外光（EUV）曝光機(jī)系統(tǒng)就超過(guò)1億歐元。在此一情況下，未來(lái)能提供7納米及5納米晶圓代工的業(yè)者，只剩下臺(tái)積電及三星晶圓代工等兩家業(yè)者，臺(tái)積電只要在先進(jìn)制程領(lǐng)先同業(yè)，幾乎等于通吃所有訂單。

臺(tái)積電在去年量產(chǎn)7納米后，支援EUV微影技術(shù)的7+納米已在第二季進(jìn)入量產(chǎn)。臺(tái)積電利用7納米的生態(tài)系統(tǒng)再推出6納米制程，5納米第二季進(jìn)入試產(chǎn)并會(huì)在明年進(jìn)入量產(chǎn)，但臺(tái)積電的6納米量產(chǎn)時(shí)間卻是在5納米量產(chǎn)之后，如此的安排當(dāng)然有其工程及業(yè)務(wù)策略上的考量，就是要提供客戶(hù)效能更好、成本更低的先進(jìn)制程方案，讓客戶(hù)訂單一直留在臺(tái)積電手中。

臺(tái)積電推出6納米另一個(gè)考慮，就是讓客戶(hù)新芯片可以在延用7納米的電子設(shè)計(jì)自動(dòng)化（EDA）工具及獨(dú)立第三方硅智財(cái)（IP）的情況下，能以最短的前置時(shí)間快速進(jìn)入市場(chǎng)，不必花費(fèi)等待支援該先進(jìn)制程的EDA工具或IP推出的額外時(shí)間。同樣的策略邏輯，也能解釋臺(tái)積電為何會(huì)在明年5納米量產(chǎn)后，再推出優(yōu)化版的5+納米。

臺(tái)積電在先進(jìn)制程建立了更完整的制程組合，自然可以筑起更高的進(jìn)入門(mén)檻，讓其它晶圓代工廠無(wú)法在短期間內(nèi)追上臺(tái)積電腳步，過(guò)去所謂tsmc-like的模式已打破。對(duì)臺(tái)積電來(lái)說(shuō)，7納米及7+納米之后，5納米及5+納米、6納米等制程產(chǎn)能進(jìn)入市場(chǎng)，到手的訂單基本上已不太可能被對(duì)手搶走。

雖說(shuō)會(huì)采用先進(jìn)制程的客戶(hù)愈來(lái)愈少，但包括5G、人工智能及高效能運(yùn)算（AI/HPC）、先進(jìn)駕駛輔助系統(tǒng)（ADAS）及自駕車(chē)等芯片，還是會(huì)持續(xù)采用先進(jìn)制程投片量產(chǎn)，臺(tái)積電可望以其領(lǐng)先的制程通吃所有訂單。